Di buku ini, kita menekankan perhatian kita pada transmisi data seri;yakni
di mana. Data yang ditransfer lebih dari satu sinyal dibandingkandengan sinyal
pada saluran paralel, sebagaimana yang biasadilakukan dengan perangkat 1/0 dan
jalur sinyal komputer internal.Dengan transmisi seri, elemen-elemen pensinyalan
dikirim sepanjangjalur sekaligus. Setiap elemen-elemen pensinyalan bisa
berarti:
ˆ Kurang
dari satu bit:
Dalam hal ini,
contohnya, dengan pengkodean
Manchester.
ˆ Satu bit: Contohnya, NRZ-L digital dan
FSK analog.
ˆ Lebih dari satu bit: Contohnya, QPSK.
Untuk menyederhanakan pembahasan
selanjutnya, kitamengasumsikan satu bit per elemen pensinyalan kecuali bila
yangsebaliknya yang dinyatakan. Pembahasan ini tidak secara langsungdipengaruhi
oleh simplifikasi ini.
Perhatikan gambar 3.13 di mana penerima
data digital melibatkan pemeriksaan sinyal yang datang satu kali per bit waktu
untukmenentukan nilai biner-nya. Salah satu kesulitan dalam menjalankanproses
semacam itu adalah karena berbagai gangguan transmisi akanmerusak sinyal
sehingga kadang-kadang terjadi kesalahan. Problemini terjadi dikarenakan adanya
kesulitan dalam hal waktu. Padadasarnya tidak ada masalah bagi receiver untuk
memeriksa bit-bityang datang sebagaimana mestinya, yang harus diketahui
adalahwaktu kedatangan serta durasi dari setiap bit pada saat diterima.
Seandainya, pengirim mentransmisikan
suatu deretan bit-bit data.Pengirim memiliki sebuah detak yang menentukan waktu
bit-bit yang ditransmisikan. Sebagai contoh, bila data ditransmisikan pada satu
jutabit per detik (1 Mbps), maka satu bit akan ditransmisikan setiap 1
/106 = 1 mikrodetik (µs), seperti yang
tercatat pada detak pengirim.Biasanya, receiver akan berupaya memeriksa media
di tengah-tengahwaktu penerimaan bit. Receiver akan menghitung waktu
sampel-sampel tersebut pada
interval satu bit. Pada contoh tersebut,
pemeriksaan akan terjadisetiap 1 µs. Bila receiver menghitung waktu
sampel-sampelberdasarkan atas detak miliknya sendiri, akan muncul
masalah bila detak pada transmitter dan
receiver tidak sama.
Bila terdapatgeseran sebesar 1 persen (detak pada receiver satu persen
lebih cepat atau lebih lambat dibanding detak pada transmitter),
makapemeriksaan pertama menjadi
0,01 bit waktu (0,01 µs) jauhnya dari
pusat bit (pusat bit adalah 5mulai dari bit awal sampai bit terakhir). Setelah
50 sampel atau lebih,receiver kemungkinan mengalami kesalahan yang disebabkan
karenapemeriksaan dilakukan pada waktu yang salah (50 x 0,1 = 5 µs).Bila
perbedaan waktunya lebih kecil, akan tetap terjadi kesalahan
namun receiver akan mengambil tindakan
lebih dulu dibandingtransmitter, terlebih bila transmitter mengirimkan deretan
bit yangcukup panjang dan bila memang tidak ada langkah-langkah yang diambil
untuk mensinkronkan transmitter dan receiver. TransmisiAsychronous
Ada
dua pendekatan yang
paling umum untuk
mencapai sinkronisasi yang
diharapkan. Pertama disebut transmisi
asynchronous. Strategi dalam skema ini adalah menghindari problem yang
berkaitan dengan waktudengan cara tidak mengirimkan deretan bit yang panjang
dan tidakputus-putus. Jadi, data ditransmisikan satu karakter sekaligus,
dimanasetiap karakter panjangnya lima sampai delapan bit. Waktu atau
sinkronisasi harus dipertahankan hanya didalam setiap karakter;receiver
memiliki peluang melakukan sinkronisasi pada permulaan setiap karakter baru.
Gambar 6.1 memberi penjelasan mengenai
teknik ini. Bila tidak ada karakter yang ditransmisikan, jalur diantara
transmitter danreceiver dinyatakan dalam status idle. Definisi idle ekuivalen
terhadapelemen-elemen pensinyalan untuk biner 1. Sehingga, idle bisa
berupaadanya tegangan negatif pada jalur tersebut. Permulaan karakterditandai
dengan suatu start bit dengan nilai biner 0. Ini diikuti denganlima sampai delapan
bit yang sebenarnya
merupakan karakter. Bit-bit
karakter ditansmisikan yang dimulai dengan bit yang secarasignifikan
merupakan yang paling sedikit. Sebagai contoh, untukkarakter IRA, bit pertama
yang ditransmisikan adalah bit yang diberilabel bl dalam Tabel 3.1. Biasanya,
bit-bit data diikuti oleh sebuah bit parittas, yang karenanya berada dalam
posisi bit yang palingsignifikan. Bit paritas disusun oleh transmitter semacam
itu. Jumlahtotal bit-bit dalam karakter, termasuk bit paritas, bisa genap
(paritasgenap) atau ganjil (paritas ganjil), tergantung ketentuan
yang digunakan. Bit ini dipergunakan
oleh receiver untuk mendeteksikeselahan, sebagaimana yang dibahas di Bab 7.
Yang dimaksud denganelemen akhir adalah stop element, yang berupa biner 1. Panjang
minimumuntuk elemen akhir
ditentukan, biasanya 1, 1,5
atau 2 kali
durasi bit biasa. Tidak adanya
nilai maksimum juga ditentukan. Karena elemen akhirsama
dengan status idle, transmitter tidak akan terus mentransmisikan elemen akhir
sampai elemen akhir siap mengirimkan karakter berikutnya.
Bila deretan karakter dikirim, interval
diantara kedua karakter tersebutmenjadi seragam dan setara terhadap elemen
akhir. Sebagai contoh, bilaelemen akhir sebesar satu bit waktu dan karakter IRA
ABC dikirim (denganbit paritas genap), polanya adalah
01000001010010000101011000011111 ... 111. Bit awal (0) memulai deretan waktu
untuk sembilan elemen berikutnya,yang berupa 7-bit kode IRA, bit paritas, dan
elemen akhir. Pada status idle,receiver mencari transisi dari 1 sampai 0 untuk
menandai permulaan karakter berikutnya dan kemudian memeriksa sinyal-sinyal
input pada satu bit intervaluntuk tujuh interval. Dilanjutkan dengan mencari
transisi 1 sampai 0berikutnya, yang akan muncul tidak lebih cepat dibanding
satu bit waktu
lagi.
Persyaratan waktu untuk skema ini
sederhana saja. Sebagai contoh,karakter IRA biasanya dikirim sebagai unit
8-bit, termasuk bit paritas. Bilareceiver 5 persen lebih lambat atau lebih
cepat daripada transmitter,pemeriksaan delapan bit karakter akan dipindahkan
per 45 persen dan masihdiperiksanya dengan benar. Gambar 6.1c menunjukkan
dampak kesalahandalam waktu dari magnituda sehingga menyebabkan munculnya
kesalahanpada penerima. Dalam contoh ini kita mengasumsikan rate data
sebesar10.000 bit detik (10 kbps); maka, masing-masing bit besarnya 0,1
millisecond (ms), atau durasi
100 µs. Anggap saja
receiver mempunyai kecepatan sebesar 6 persen, atau 6 µs per bit waktu. Jadi
sebagaimana contoh di atas,receiver akan kedatangan karakter setiap 94 µs
(berdasarkan atas detak padatransmitter). Sebagaimana yang bisa dilihat, contoh
terakhir ini ternyata keliru.
Kesalahan semacam ini sebenarnya terjadi
karena dua hal. Pertama, bityang terakhir tidak diterima dengan benar. Kedua,
perhitungan bitkemungkinan diluar dari yang ditentukan. Bila bit-7 adalah 1 dan
bit-8adalah 0, bit-8 bisa jadi salah sebagai bit awal. Kondisi ini disebut
framing error, sebagaimana karakter plus bit awal dan elemen akhir yang kadang-kadang
ditunjukkan sebagai frame. Framing error kadang- kadang terjadi bilabeberapa
keadaan derau menyebabkan munculnya bit awal yang salah sepanjang status idle.
Transmisi asynchronous sangat sederhana
dan murah namunmemerlukan tambahan dua sampai tiga bit per karakter. Sebagai
contoh, untukkarakter 8-bit tanpa bit prioritas, menggunakan elemen akhir
sepanjang I-bit,dua dari setiap sepuluh bit tidak membawa informasi, namun
mereka hanyauntuk sinkronisasi saja; sehingga tambahannya adalah 20 persen. Tentu
saja,tambahan persentase dapat dikurangi dengan mengirimkan blok bit yang
lebihbesar diantara bit awal dan elemen akhir. Bagaimanapun juga, seperti
yangditunjukkan dalam gambar 6.1c, semakin besar blok bit, maka semakin
besartumpukan kesalahan. Untuk mencapai tingkat efisiensi yang lebih besar,
digunakan transmisi synchronous,
yang merupakan bentuk
lain dari
sinkronisasi.
Transmisi Synchronous
Dengan
transmisi synchronous, suatu
blok bit ditransmisikan dalam suatu deretan yang cukup mantap tanpa
kode start dan stop. Panjang bloktersebut bisa terdiri dari bit-bit yang begitu
banyak. Untuk mencegahketidaksesuaian waktu di antara transmitter dan receiver,
detak-nya dengan cara apapun harus dibuat sinkron. Salah satu kemungkinannya
adalah denganmenyediakan sebuah jalur detak terpisah diantara transmitter dan
receiver. Salah satu sisi (transmitter maupun receiver) mengatur jalur secara
teraturdengan satu pulsa pendek per bit waktu. Sisi yang lain mengunakan
pulsareguler ini sebagai detak. Teknik ini akan bekerja dengan baik untuk jarakpendek,
namun untuk jarak yang
lumayan panjang pulsa detak akanmenjadi sasaran
gangguan-gangguan yang sama seperti yang terjadi padasinyal data, ditambah lagi
dengan adanya kesalahan dalam hal waktu.Alternatif lain, dengan menyimpan informasi pewaktuan
pada sinyal data. Untuk sinyal-sinyal digital, hal ini bisa diperoleh dengan
pengkodeanManchester atau Manchester Diferensial. Sedangkan untuk sinyal-sinyal
analog, terdapat sejumlah teknik yang dapat dipergunakan; misalnya,frekuensi
pembawa
itu sendiri juga
dapat dipergunakan untuk
mensinkronkan receiver didasarkan
atas fase fekuensi pembawa.
Dengan transmisi synchronous, terdapat
level sinkronisasi lain yang diperlukan, yang memungkinkan bagi receiver
menentukan awal dan akhirsuatu blok data. Untuk mencapai hal ini, setiap blok diawali dengan pola
bitpreamble dan biasanya diakhiri dengan pola bit postamble. Selain itu,
bit-bityang lain ditambahkan ke blok data yang membawa informasi kontrol yang
dipergunakan dalam prosedur kontrol data link sebagaimana yangdidiskusikan di
Bab 7. Data plus preamble, postamble, dan informasi kontroldisebut frame.
Bentuk frame yang tepat tergantung pada
prosedur kontrol data link apa yang berlaku.
Gambar 6.2 menunjukkan, menurut istilah
umum, bentuk frame khusus untuk transmisi synchronous. Biasanya, frame diawali
dengan suatu preamble yang disebut flag, yang
panjangnya delapan bit. Flag yang samadipergunakan sebagai postamble.
Receiver mencari pola flag untukmenandai
permulaan frame. Ini
diikuti dengan beberapa bit-bit
kontrol, kemudian bit-bit data (panjangnya variabel untuk sebagian besar
protokol), bit-bit kontrol lagi, dan terakhir flag diulang lagi.
Untuk blok data yang cukup besar,
transmisi synchronous jauh lebih efisien dibanding transmisi asynchronous.
Transmisi asynchronousmemerlukan tambahan 20 persen atau bahkan lebih Informasi
kontrol,preamble, dan postamble dalam transmisi synchronous biasanya kurang
dari100 bit. Sebagai contoh, salah satu dari skema yang paling umum,
HDLC(digambarkan di Bab 7), memuat 48 bit kontrol, preamble, dan
postamble.Sehingga, untuk 1000 karakter blok data, masing-masing frame
berisikan
48 bit tambahan dan 1000 x 8 = 8.000 bit
data, sedangkan persentase kelebihannya
hanya 48/8048 x 100% = 0,6%.
Tidak ada komentar:
Posting Komentar